USB IP 子系统
主要特色
OpenFive提供完整的经USB认证的Host 以及Device Mode控制器产品。在多个Foundries及不同工艺节点上我们的控制器与我们合作伙伴的PHY都实现了集成和验证，同时我们提供FPGA开发板用于演示和原型验证。
USB IP 子系统
USB 3.1 Device控制器
USB 3.1 Device控制器
详情
- 符合 USB 3.1 Gen 2 规范， USB 3.1 PIPE 接口
- 支持 32/64 位数据总线宽度
- AXI, AHB 总线标准
- 支持 32/64/128 位数据总线
- 支持全部 USB 3.1 断电模式
- 支持Control, bulk, Isochronous 以及 interrupt 传输
- Bulk传输端点支持Streaming
- Device可配置多达15个IN和15个OUTEndpoints
- 可配置的功能Endpoint数量
- 可动态配置的EndpointFIFO，以实现内存的最佳使用
- 用于FIFO的同步SRAM接口
- 完全集成的DMA控制器
USB 3.2 Retimer
USB 3.2 Retimer
主要特性
- 符合 USB 3.1 Appendix E 标准
- 支持 Gen 1(5G)和 Gen 2(10G) 速率
- 支持所有低功耗状态
- 支持驱动ASIC控制和状态寄存器的 MCU CSR 接口
- 支持 PCS 逻辑， Gen1 支持 8b/10b， Gen2 支持 128b/132b
- 支持 SERDES 接口
- 可选支持带 PIPE 接口的外部 PHY
- SRIS 架构
- 支持“Pass Through”"和“Local Loopback”
- 预置对关键事件包括内部错误的监测机制
- 预置链路状态的监测机制
- 可选通过 CSR 接口调整 PIPE 控制信号。
- 支持量产测试中的Master Loopback
- 可选在调试模式下生成 LFPS pattern
定制化
请与我们的专业销售团队分享您的愿景，我们希望听到您的意见，我们将根据您的需求，为您量身定制芯片解决方案。
了解其他相关产品
我们品质一流的SoC IP应用涵盖了从IoT Devices, Networking以及AI/HPC
HBM3/2E/2 IP子系统
HBM3/2E/2 IP适用于需要高带宽、低延迟和高密度的图形、high-performance computing、high-end networking和通信等应用领域。 了解更多
LPDDR5/4X IP子系统
LPDDR5/4X实现高带宽的同时兼顾了能效和面积效率，是下一代AI Inference，边缘，物联网，汽车电子和移动设备的理想选择。 了解更多
Interlaken子系统
Interlaken IP被广泛应用于NPU、TrafficManagement和Switch Fabrics等有线网络通信领域，在各种工艺节点上已经为超过75个一流客户提供经过Silicon Proven的Interlaken IP。 了解更多
